

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11102352 A

(43) Date of publication of application: 13.04.99

(51) Int. CI

G06F 15/78 G06F 3/153

(21) Application number: 09263118

(22) Date of filing: 29.09.97

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

TANAKA KEISUKE **OCHI TAKAHIRO**


(54) MICROCOMPUTER INCORPORATED WITH CHARACTER DISPLAY CIRCUIT AND DISPLAY **DEVICE USING THE SAME**

(57) Abstract:

PROBLEM TO BE SOLVED: То provide microprocessor incorporated with an OSD(character display) circuit which is reducible in chip area and easily designed suitably for a variety of specifications and to provide a display device using the microcomputer.

SOLUTION: The microcomputer is equipped with a CPU 1 which executes instructions, an OSD circuit 4 for displaying character information on a display, a ROM 2 where a space that the CPU 1 uses and a space that the OSD circuit 4 uses are optionally set, a RAM 3 where a space that the CPU 1 uses and a space that the OSD circuit 4 uses are optionally set, and a couple of buses consisting of a data bus 6 and an address bus 7; and the CPU 1, OSD circuit 4, ROM 2, and RAM 3 are connected to the buses 6 and 7 respectively and the CPU 1 and OSD circuit 4 exclusively use the ROM 2 or RAM 3.

COPYRIGHT: (C)1999,JPO



THIS PACE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-102352

(43)公開日 平成11年(1999)4月13日

(51) Int.Cl. ⁶		識別記号	FΙ		
G06F	15/78	5 1 0	G06F	15/78	510G
					510A
	3/153	3 3 6		3/153	3 3 6 B

審査請求 未請求 請求項の数26 〇L (全 13 頁)


		Hamilto Manual Man Manage of The 10 Man
(21)出願番号	特願平9-263118	(71) 出願人 000005821
(22)出顧日	平成9年(1997)9月29日	松下電器産業株式会社 大阪府門真市大字門真1006番地
		(72)発明者 田中 啓介
		大阪府門真市大字門真1006番地 松下電器
		産業株式会社内 (72)発明者 越智 隆浩
		大阪府門真市大字門真1006番地 松下電器 産業株式会社内
	·	(74)代理人 弁理士 滝本 智之 (外1名)

(54) 【発明の名称】 文字表示回路内蔵マイクロコンピュータ及びそれを用いた表示装置

(57) 【要約】

【課題】 チップ面積の縮小化が図れ、かつ多様な仕様に対して容易に最適設計できるOSD回路内蔵マイクロコンピュータ及びそれを用いた表示装置を提供することを目的とする。

【解決手段】 命令を実行するためのCPU1と、ディスプレイ上に文字情報を表示するためのOSD回路4と、前記CPU1の使用する空間と前記OSD回路4の使用する空間が任意に設定されたROM2と、前記CPU1の使用する空間と前記OSD回路4の使用する空間が任意に設定されたRAM3と、データバス6とアドレスバス7から成る一組のバスとを備え、前記バス6,7に対して前記CPU1と前記OSD回路4と前記ROM2と前記RAM3がそれぞれ接続され、前記CPU1と前記OSD回路4が同一の前記ROM2または前記RAM3を排他的に使用する。



1

【特許請求の範囲】

【請求項1】 命令を実行するためのCPUと、ディスプレイ上に文字情報を表示するための文字表示回路と、前記CPUの使用する空間と前記文字表示回路の使用する空間が任意に設定されたROMと、前記CPUの使用する空間と前記文字表示回路の使用する空間が任意に設定されたRAMとを備え、前記CPUと前記文字表示回路が同一の前記ROMまたは前記RAMを排他的に使用することを特徴とする文字表示回路内蔵マイクロコンピュータ。

【請求項2】 命令を実行するためのCPUと、ディスプレイ上に文字情報を表示するための文字表示回路と、前記CPUの使用する空間と前記文字表示回路の使用する空間が任意に設定されたROMと、前記CPUの使用する空間と前記文字表示回路の使用する空間が任意に設定されたRAMと、データバスとアドレスバスから成る一組のバスとを備え、前記バスに対して前記CPUと前記文字表示回路と前記ROMと前記RAMがそれぞれ接続され、前記CPUと前記文字表示回路が同一の前記ROMまたは前記RAMを排他的に使用することを特徴とする文字表示回路内蔵マイクロコンピュータ。

【請求項3】 CPUがバスを使用しない場合に、前記 CPUから文字表示回路に前記バスを開放した旨を知ら せるためのバス開放信号線を備えていることを特徴とす る請求項2記載の文字表示回路内蔵マイクロコンピュー タ。

【請求項4】 文字表示回路は、バス開放信号線を介してCPUからバスを開放した旨の知らせを受けてから、ROMまたはRAMをアクセスすることを特徴とする請求項3記載の文字表示回路内蔵マイクロコンピュータ。 【請求項5】 CPUがバスを使用している場合に、文字表示回路から前記CPUに対してバスの開放を要求するためのバス開放要求信号線を備えていることを特徴とする請求項2~4のいずれかに記載の文字表示回路内蔵

【請求項6】 文字表示回路がROMまたはRAMへのアクセスを行う際に、CPUが前記ROMまたは前記RAMを使用しておりバスが開放されていない場合、前記文字表示回路から前記CPUにバス開放要求信号線を介してバスの開放要求を出し、前記CPUがこのバスの開放要求を受けて前記ROMまたは前記RAMの使用を一時停止して前記バスを開放することを特徴とする請求項5記載の文字表示回路内蔵マイクロコンピュータ。

マイクロコンピュータ。

【請求項7】 命令を実行するためのCPUと、ディスプレイ上に文字情報を表示するための文字表示回路と、前記CPUの使用する空間と前記文字表示回路の使用する空間が任意に設定されたROMと、前記CPUの使用する空間と前記文字表示回路の使用する空間が任意に設定されたRAMと、データバスとアドレスバスから成る一組の第1のバスと、データバスとアドレスバスから成 50

る一組の第2のバスとを備え、前記第1のバスに対して前記CPUと前記文字表示回路と前記ROMとがそれぞれ接続され、また、前記第2のバスに対して前記CPUと前記文字表示回路と前記RAMとがそれぞれ接続されており、前記CPUと前記文字表示回路が同一の前記ROMまたは前記RAMを排他的に使用することを特徴とする文字表示回路内蔵マイクロコンピュータ。

【請求項8】 CPUが第1のバスまたは第2のバスのいずれか一方又は両方のバスを使用しない場合に、前記10 CPUから文字表示回路に対して、使用しない前記第1のバスまたは前記第2のバスの一方または両方のバスを開放した旨を知らせるためのバス開放信号線を備えていることを特徴とする請求項7記載の文字表示回路内蔵マイクロコンピュータ。

【請求項9】 CPUがROMまたはRAMのいずれか一方を使用しているときに、文字表示回路が前記CPUの使用していない他方の前記ROMまたは前記RAMをアクセスすることを特徴とする請求項7または8のいずれかに記載の文字表示回路内蔵マイクロコンピュータ。

【請求項10】 CPUがROMを使用しない場合には第1のバスを開放し、その旨をバス開放信号線を介して文字表示回路に知らせることによって前記文字表示回路が前記第1のバスを介して前記ROMをアクセスし、また前記CPUがRAMを使用しない場合には第2のバスを開放し、その旨を前記バス開放信号線を介して前記文字表示回路に知らせることによって前記文字表示回路が前記第2のバスを介して前記RAMをアクセスすることを特徴とする請求項8または9のいずれかに記載の文字表示回路内蔵マイクロコンピュータ。

30 【請求項11】 CPUが使用している第1のバスまたは第2のバスのいずれか一方又は両方のバスを文字表示回路が使用したい場合に、前記文字表示回路から前記CPUに対して使用したいバスの開放を要求するためのバス開放要求信号線を備えていることを特徴とする請求項7~10のいずれかに記載の文字表示回路内蔵マイクロコンピュータ。

【請求項12】 文字表示回路がROMへアクセスしたい時に、CPUが前記ROMをしており第1のバスが開放されていない場合、前記文字表示回路から前記CPUに前記バス開放要求信号線を介して前記第1のバスの開放要求を出し、また、前記文字表示回路がRAMへアクセスしたい時に、前記CPUが前記RAMをしており前記第2のバスが開放されていない場合、前記文字表示回路から前記CPUに前記バス開放要求信号線を介して前記第2のバスの開放要求を出すことによって、CPUは開放要求のあったバスに接続されている前記ROMまたは前記RAMの使用を一時停止してバスを開放することを特徴とする請求項11記載の文字表示回路内蔵マイクロコンピュータ。

【請求項13】 第1のバスのデータバスと第2のバス

40

のデータバスとの間、および、第1のバスのアドレスバ スと第2のバスのアドレスバスとの間にそれぞれバスス イッチを備え、必要に応じてバススイッチを切り換える ことによって第1のバスと第2のバスを接続したり切り 離したりできることを特徴とする請求項7~12のいず れかに記載の文字表示回路内蔵マイクロコンピュータ。

【請求項14】 ROMのCPUの使用する空間にはC PUの使用する命令が格納され、ROMの文字表示回路 の使用する空間には文字表示回路の使用するフォントデ ータが格納されており、また、RAMのCPUの使用す 10 る空間はCPUのデータの格納やスタック領域として使 用され、RAMの文字表示回路の使用する空間には文字 表示回路の使用する文字のキャラクタコードや属性デー タ等の文字情報が格納されていることを特徴とする請求 項1~13のいずれかに記載の文字表示回路内蔵マイク ロコンピュータ。

【請求項15】 nビット幅で命令を実行するためのC PUと、ディスプレイ上に文字情報を表示するための文 字表示回路と、前記CPUの命令と前記文字表示回路の フォントデータがそれぞれの使用する空間に格納された ROMと、前記CPUまたは前記文字表示回路から前記 ROMへのアクセスを制御するためのROMアクセス制 御部とを備え、前記CPUと前記ROMアクセス制御部 がnビット幅のデータバスで、また、前記ROMと前記 ROMアクセス制御部が2nビット幅のROM出力デー タ信号線でそれぞれ接続されていることを特徴とする文 字表示回路内蔵マイクロコンピュータ。

【請求項16】 CPUから出力されたROMの偶数ア ドレス値に基づきROMアクセス制御部を介してROM アクセスした場合、前記ROMから前記ROMアクセス 制御部にROM出力データ信号線を介して前記偶数アド レス値および連続する次の奇数アドレス値に対応する2 nビットのROMデータが読み出され、前記ROMアク セス制御部で選択された偶数アドレス値に対応するnビ ットのROMデータが前記CPUにデータバスを介して 転送され、奇数アドレス値に対応するnビットのROM データが前記ROMアクセス制御部に一時保持されるこ とを特徴とする請求項15記載の文字表示回路内蔵マイ クロコンピュータ。

【請求項17】 CPUからROMアクセス制御部に偶 数アドレス値に連続する奇数アドレス値が出力された場 合、前記ROMアクセス制御部はROMへのアクセスは 行わず、前記ROMアクセス制御部に一時保持している 奇数アドレス値に対応するnビットのROMデータを前 記CPUに転送することを特徴とする請求項16記載の 文字表示回路内蔵マイクロコンピュータ。

【請求項18】 CPUからROMアクセス制御部に偶 数アドレス値に連続する奇数アドレス値が出力された場 合、この期間に文字表示回路が前記ROMアクセス制御 記文字表示回路にフォントデータを読み出すことを特徴 とする請求項16または17のいずれかに記載の文字表 示回路内蔵マイクロコンピュータ。

【請求項19】 文字表示回路からROMアクセス制御 部に対して、ROMへのアクセスを要求するROMアク セス要求信号を出力するためのROMアクセス信号線を 備えていることを特徴とする請求項15~18のいずれ かに記載の文字表示回路内蔵マイクロコンピュータ。

【請求項20】 CPUによるROMアクセス制御部か らのROMアクセスがない期間に、文字表示回路からR OMアクセス制御部にROMアクセス要求信号を出力す ることによって、前記ROMアクセス制御部が前記文字 表示回路からのアドレス信号線を選択し、該アドレス信 号線からのアドレス値によりROMアクセスが行われ、 フォントデータが前記文字表示回路に読み出されること を特徴とする請求項19記載の文字表示回路内蔵マイク ロコンピュータ。

【請求項21】 CPUからROMアクセス制御部に対 して、CPUの命令の分岐や割り込み等によりROMア ドレスの連続性が崩れた旨を知らせるROMアドレス分 岐信号を出力するためのROMアドレス分岐信号線を備 えていることを特徴とする請求項15~20のいずれか に記載の文字表示回路内蔵マイクロコンピュータ。

【請求項22】 ROMアドレス分岐信号が出力された 場合、分岐時点のCPUからのROMアドレスが偶数ア ドレス値または奇数アドレス値にかかわらずROMへの アクセスを行い、入力された前記ROMアドレスに基づ く2nビットのROMデータをROMアクセス制御部に 読み出し、入力ROMアドレスに対応するnビットのR OMデータを直接CPUに転送すると共に、入力ROM アドレスが偶数アドレス値の場合には、偶数アドレス値 に対応するnビットのROMデータと同時に連続する次 の奇数アドレス値に対応するnビットのROMデータを 読み出して前記ROMアクセス制御部に一時保持するこ とを特徴とする請求項21記載の文字表示回路内蔵マイ クロコンピュータ。

【請求項23】 ROMアクセス制御部が、nビットの ROMデータを保持するための保持手段と、nビット幅 の3入力データを入力とするROMデータ選択回路と、 前記ROMデータ選択回路の3入力データの中からCP Uへ出力する1入力データを選択するためのROMデー タ選択制御回路とを備え、前記CPUからROMへのア クセスの際、前記CPUからの偶数アドレス値に対応す るnビットのROMデータと前記偶数アドレス値に連続 する奇数アドレス値に対応するnビットのROMデータ とからなる2nビットのROMデータを前記ROMから 読み出し、前記ROMデータ選択回路が、前記偶数アド レス値に対応するnビットのROMデータを第1の入力 とし、前記奇数アドレス値に対応するnビットのROM 部を介してROMへアクセスを行い、前記ROMから前 50 データを第2の入力とし、前記奇数アドレス値に対応す

るnビットのROMデータを入力とする前記保持手段か らの出力を第3の入力とすることを特徴とする請求項1 5~22のいずれかに記載の文字表示回路内蔵マイクロ コンピュータ。

【請求項24】 命令を実行するためのCPUと、ディ スプレイ上に文字情報を表示するための文字表示回路 と、前記CPUの使用する空間と前記文字表示回路の使 用する空間が任意に設定されたROMと、前記CPUの 使用する空間と前記文字表示回路の使用する空間が任意 に設定されたRAMとを有する文字表示回路内蔵マイク ロコンピュータと、前記文字表示回路内蔵マイクロコン ピュータからの表示信号により文字情報を表示するディ スプレイを有するディスプレイ装置とを備え、前記文字 表示回路内蔵マイクロコンピュータにおいて、前記文字 表示回路と前記CPUとが同一の前記ROMおよび前記 RAMを排他的に使用し、前記ディスプレイ上に文字を 表示する際、前記文字表示回路に前記ROMから文字の フォントデータと前記RAMから文字の属性データとを 読み出し、それを基にして表示信号を生成し、該表示信 号を前記ディスプレイ装置に送出することによって前記 20 ディスプレイ上に文字が表示されることを特徴とする文 字表示回路内蔵マイクロコンピュータを用いた表示装

【請求項25】 命令を実行するためのCPUと、ディ スプレイ上に文字情報を表示するための文字表示回路 と、前記CPUの使用する空間と前記文字表示回路の使 用する空間が任意に設定されたROMと、前記CPUの 使用する空間と前記文字表示回路の使用する空間が任意 に設定されたRAMと、データバスとアドレスバスから 成る一組のバスとを有する文字表示回路内蔵マイクロコ ンピュータと、前記文字表示回路内蔵マイクロコンピュ 一タからの表示信号により文字情報を表示するディスプ レイを有するディスプレイ装置とを備え、前記文字表示 回路内蔵マイクロコンピュータにおいて、前記バスに対 して前記CPUと前記文字表示回路と前記ROMと前記 RAMがそれぞれ接続され、前記文字表示回路と前記C PUとが同一の前記ROMおよび前記RAMを排他的に 使用し、前記ディスプレイ上に文字を表示する際、前記 文字表示回路に前記ROMから文字のフォントデータと 前記RAMから文字の属性データとを読み出し、それを 基にして表示信号を生成し、該表示信号を前記ディスプ レイ装置に送出することによって前記ディスプレイ上に 文字が表示されることを特徴とする文字表示回路内蔵マ イクロコンピュータを用いた表示装置。

【請求項26】 命令を実行するためのCPUと、ディ スプレイ上に文字情報を表示するための文字表示回路 と、前記CPUの使用する空間と前記文字表示回路の使 用する空間が任意に設定されたROMと、前記CPUの 使用する空間と前記文字表示回路の使用する空間が任意 に設定されたRAMと、データバスとアドレスバスから

成る一組の第1のバスと、データバスとアドレスバスか ら成る一組の第2のバスとを有する文字表示回路内蔵マ イクロコンピュータと、前記文字表示回路内蔵マイクロ コンピュータからの表示信号により文字情報を表示する ディスプレイを有するディスプレイ装置とを備え、前記 文字表示回路内蔵マイクロコンピュータにおいて、前記 第1のバスに対して前記CPUと前記文字表示回路と前 記ROMとがそれぞれ接続され、また、前記第2のバス に対して前記CPUと前記文字表示回路と前記RAMと がそれぞれ接続されており、前記文字表示回路と前記C PUとが同一の前記R OMおよび前記R AMを排他的に 使用し、前記ディスプレイ上に文字を表示する際、前記 文字表示回路に前記R OMから文字のフォントデータと 前記RAMから文字の属性データとを読み出し、それを 基にして表示信号を生成し、該表示信号を前記ディスプ レイ装置に送出することによって前記ディスプレイ上に 文字が表示されることを特徴とする文字表示回路内蔵マ イクロコンピュータを用いた表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ディスプレイ上に 文字情報を表示するための文字表示回路(以下、OSD (On Screen Display) 回路と称す) を内蔵するマイクロコンピュータ及びそれを用いた表示 装置に関するものである。

[0002]

【従来の技術】テレビやビデオデッキ等のAV機器で は、機器の操作性の向上や各種情報の表示のために、ブ ラウン管や液晶表示装置等のディスプレイ上にマイクロ 30 コンピュータのOSD機能を用いて文字情報の表示を行 っている。

【0003】図5は、従来のOSD回路内蔵マイクロコ ンピュータの一例を示すブロック図である。図5におい て、101はCPU、102はCPU101の命令を格 納するためのROM、103はCPU101が使用する データを格納するためのRAMであり、それぞれデータ バス108及びアドレスバス109に接続されている。 【0004】また、104は文字情報を表示するための OSD回路であって、制御部105、文字のフォントデ ータを格納するROM106及び表示文字情報を格納す るRAM107で構成されており、制御部105および R AM 1 0 7 はそれぞれデータバス 1 0 8 及びアドレス バス109に接続されている。

【0005】以上のように構成された従来のOSD回路 内蔵マイクロコンピュータの動作について、以下に説明

【0006】CPU101は、ROM102に格納され ている命令を順次読み出し、必要に応じてRAM103 にデータの書き込み、もしくはデータの読み出しを行う ことでプログラムされた命令を実行する。また、СРИ

101の命令実行によりOSD回路104の制御部10 5を制御し、OSD回路104を動作させる。

【0007】OSD回路104は、

- (1) CPU101の命令実行により、表示させる文字 のコードと、サイズや色等の属性データをRAM107 の定められたアドレス位置に設定する。
- (2)制御部105からRAM107にアドレス信号線 110を介して、表示位置に対応する文字コードと属性 データが格納されているアドレス値を出力する。
- (3) このアドレス信号線110に出力されたRAM107のアドレス値に基づいて、RAM107からデータが読み出され、文字コードはROM106へ、属性データは制御部105へ、それぞれRAM出力データ信号線111を介して送出される。
- (4) ROM106では、RAM107から送出された 文字コードを基に文字のフォントデータが格納されてい るアドレス位置を算出してフォントデータを読み出し、 ROM出力データ信号線112を介して制御部105へ 送出する。
- (5) 制御部105では、RAM107から送出された 20 属性データとROM106から送出されたフォントデータを基に表示信号を生成し、表示信号線113を介してディスプレイ装置へ送出する。

の一連の動作でディスプレイ上に文字が表示される。

[0008]

【発明が解決しようとする課題】上記従来のOSD回路内蔵マイクロコンピュータでは、CPU101の命令実行にはROM102及びRAM103を用い、OSD回路104による文字表示にはROM106及びRAM107を用いて行うように構成されている。従って、OSD回路104に必要なROM106及びRAM107と、CPU101に必要なROM102及びRAM103をそれぞれ個別に揃える必要があるため、チップ面積が増大するという課題がある。また、AV機器のグレードやその仕向け地、および、要求されるOSD機能によって、CPUに必要なROMとRAM、およびOSD回路に必要なROMとRAM、およびOSD回路に必要なROMとRAMの容量がそれぞれ異なるため、多様な仕様に応じて最適設計しようとすると膨大な品種展開をしなければならないという課題がある。

【0009】本発明は、上記のような従来の課題を解決するものであり、チップ面積の縮小化が図れ、かつ多様な仕様に対して容易に最適設計できるOSD回路内蔵マイクロコンピュータ及びそれを用いた表示装置を提供することを目的とする。

[0010]

【課題を解決するための手段】本発明に係る第1のOSD回路内蔵マイクロコンピュータは、命令を実行するためのCPUと、ディスプレイ上に文字情報を表示するためのOSD回路と、前記CPUの使用する空間と前記OSD回路の使用する空間が任意に設定されたROMと、

前記CPUの使用する空間と前記OSD回路の使用する空間が任意に設定されたRAMと、データバスとアドレスバスから成る一組のバスとを備え、前記バスに対して前記CPUと前記OSD回路と前記ROMと前記RAMがそれぞれ接続され、前記CPUと前記OSD回路が同一の前記ROMまたは前記RAMを排他的に使用することを特徴とする。

8

【0011】この第1の構成によれば、ROMおよびRAMにそれぞれCPUとOSD回路が使用する空間を任意に設定できるため、ROMおよびRAMのそれぞれの空間をCPU用の空間とOSD回路用の空間に分割することによって多様な仕様に対応することができる。従って、多様な仕様に対してもROMおよびRAMの全体空間を変えることなく対応することが可能であり、ROMおよびRAMの空間を無駄なく使用することができるという作用を有する。しかも、CPUとOSD回路がROMまたはRAMを排他的に使用するため、同一のROMまたはRAMのそれぞれの使用する空間に時分割でアクセスすることができる。

【0012】上記第1のOSD回路内蔵マイクロコンピュータに、CPUからOSD回路にバスを開放した旨を知らせるためのバス開放信号線を設けることによって、CPUがバスを使用しない場合にOSD回路は、バス開放信号線を介してCPUからバスを開放した旨の知らせを受けてからROMまたはRAMをアクセスすることができる。

【0013】また上記第1のOSD回路内蔵マイクロコンピュータに、OSD回路からCPUに対してバスの開放を要求するためのバス開放要求信号線を設けることによって、CPUがバスを使用している場合に、OSD回路からCPUにバス開放要求信号線を介してバスの開放要求を出すとCPUはこのバスの開放要求を受けてROMまたはRAMの使用を一時停止してバスを開放するため、OSD回路が必要に応じてROMまたはRAMへのアクセスを行うことができる。

【0014】本発明に係る第2のOSD回路内蔵マイクロコンピュータは、命令を実行するためのCPUと、ディスプレイ上に文字情報を表示するためのOSD回路と、前記CPUの使用する空間と前記OSD回路の使用する空間が任意に設定されたROMと、前記CPUの使用する空間と前記OSD回路の使用する空間が任意に設定されたRAMと、データバスとアドレスバスから成る一組の第1のバスと、データバスとアドレスバスから成る一組の第2のバスとを備え、前記第1のバスに対して前記CPUと前記OSD回路と前記ROMとがそれぞれ接続され、また、前記第2のバスに対して前記CPUと前記OSD回路が同一の前記ROMまたは前記RAMを排他的に使用することを特徴とする。

50 【0015】この第2の構成によれば、第1のバスに対

してCPUとOSD回路とROMとがそれぞれ接続さ れ、また、第2のバスに対してCPUと前記OSD回路 と前記RAMとがそれぞれ接続されているため、CPU またはOSD回路が同時にROMとRAMをアクセスす ることができ、また、CPUがROMまたはRAMの一 方にアクセスしているときにOSD回路がROMまたは RAMの他方にアクセスすることができる。従って、C PUのバス使用を一時停止することなく、頻繁にOSD 回路がROMまたはRAMにアクセスすることが可能と なる。

【0016】上記第2のOSD回路内蔵マイクロコンピ ュータに、CPUからOSD回路に第1のバスまたは第 2のバスの一方又は両方のバスを開放した旨を知らせる ためのバス開放信号線を設けることによって、CPUが 第1のバスまたは第2のバスの一方又は両方のバスを使 用しない場合にOSD回路は、バス開放信号線を介して CPUから第1のバスまたは第2のバスの一方又は両方 のバスを開放した旨の知らせを受けてから、開放された バスに接続されているROMまたはRAMをアクセスす ることができる。

【0017】また上記第2のOSD回路内蔵マイクロコ ンピュータに、OSD回路からCPUに対してバスの開 放を要求するためのバス開放要求信号線を設けることに よって、CPUが第1のバスまたは第2のバスの一方又 は両方のバスを使用している場合に、OSD回路からC PUにバス開放要求信号線を介して使用したいバスの開 放要求を出すと、CPUはこのバスの開放要求を受けて 開放要求のあったバスに接続されているROMまたはR AMの使用を一時停止してバスを開放するため、OSD 回路が必要に応じてROMまたはRAMへアクセスを行 うことができる。

【0018】さらに上記第2のOSD回路内蔵マイクロ コンピュータに、第1のバスのデータバスと第2のバス のデータバスとの間、および、第1のバスのアドレスバ スと第2のバスのアドレスバスとの間にそれぞれバスス イッチを設けることによって、接続すれば1本のデータ バスおよびアドレスバスとして使用することができ、ま た、バススイッチによって第1のバスと第2のバスを切 り離せば、CPUが第1のバスまたは第2のバスのどち らか一方のバスを使用し、OSD回路が他方のバスを使 40 用することができる。

【0019】本発明に係る第3のOSD回路内蔵マイク ロコンピュータは、n ビット幅で命令を実行するための CPUと、ディスプレイ上に文字情報を表示するための OSD回路と、前記CPUの命令と前記OSD回路のフ ォントデータがそれぞれの使用する空間に格納されたR OMと、前記CPUまたは前記OSD回路から前記RO Mへのアクセスを制御するためのROMアクセス制御部 とを備え、前記CPUと前記ROMアクセス制御部がn

Mアクセス制御部が2nビット幅のROM出力データ信 号線でそれぞれ接続されていることを特徴とする。

【0020】この第3の構成によれば、CPUとROM アクセス制御部が n ビット幅のデータバスで接続され、 また、ROMとROMアクセス制御部が2nビット幅の ROM出力データ信号線で接続されているため、CPU からのn ビットの命令によってROMから2n ビットの ROMデータを読み出すことができる。すなわち、CP **ひからROMに出力されたROMの偶数アドレス値に基** づきROMアクセス制御部を介してROMアクセスした 10 場合、ROMからROMアクセス制御部にROM出力デ 一夕信号線を介して偶数アドレス値および連続する次の 奇数アドレス値に対応する2nビットのROMデータを 読み出すことができる。この読み出された2nビットの ROMデータは、ROMアクセス制御部で選択され、偶 数アドレス値に対応するnビットのROMデータはCP Uにデータバスを介して転送され、奇数アドレス値に対 応するnビットのROMデータはROMアクセス制御部 に一時保持される。これによって、CPUからROMア クセス制御部に偶数アドレス値に連続する奇数アドレス 値が出力された場合、ROMアクセス制御部はROMへ のアクセスは行わず、ROMアクセス制御部に一時保持 している奇数アドレス値に対応するnビットのROMデ ータをCPUに転送することができる。従って、CPU からROMアクセス制御部に偶数アドレス値に連続する 奇数アドレス値が出力された場合、CPUによるROM アクセス制御部からのROMアクセスは行われないた め、この期間にOSD回路がROMアクセス制御部を介 してROMへアクセスを行い、ROMからOSD回路に 30 フォントデータを読み出すことができる。

【0021】上記第3のOSD回路内蔵マイクロコンピ ュータに、OSD回路からROMアクセス制御部に対し て、ROMへのアクセスを要求するROMアクセス要求 信号を出力するためのROMアクセス信号線を設けるこ とによって、CPUによるROMアクセス制御部からの ROMアクセスがない期間に、OSD回路からROMア クセス制御部にROMアクセス要求信号を出力すること によって、ROMアクセス制御部がOSD回路からのア ドレス信号線を選択し、このアドレス信号線からのアド レス値によりROMアクセスが行われ、フォントデータ をOS.D回路に読み出すことができる。

【0022】また、上記第3のOSD回路内蔵マイクロ コンピュータに、CPUからROMアクセス制御部に対 して、CPUの命令の分岐や割り込み等によりROMア ドレスの連続性が崩れた旨を知らせるROMアドレス分 岐信号を出力するためのROMアドレス分岐信号線を設 けることによって、CPUから出力されるROMアドレ スの連続性が崩れても対応することができる。すなわ ち、ROMアドレスの連続性が崩れた場合、ROMアド ビット幅のデータバスで、また、前記ROMと前記RO 50 レス分岐信号が出力され、分岐時点のCPUからのRO

Mアドレスが偶数アドレス値または奇数アドレス値にか かわらずROMへのアクセスを行い、入力されたROM アドレスに基づく2nビットのROMデータをROMア クセス制御部に読み出し、入力ROMアドレスに対応す るnビットのROMデータを直接CPUに転送すると共 に、入力ROMアドレスが偶数アドレス値の場合には、 偶数アドレス値に対応するnビットのROMデータと同 時に連続する次の奇数アドレス値に対応するnビットの ROMデータを読み出してROMアクセス制御部に一時 保持することができる。

【0023】さらに上記第3のOSD回路内蔵マイクロ コンピュータにおいて、ROMアクセス制御部が、nビ ットのROMデータを保持するための保持手段と、nビ ット幅の3入力データを入力とするROMデータ選択回 路と、ROMデータ選択回路の3入力データの中からC PUへ出力する1入力データを選択するためのROMデ ータ選択制御回路とを備え、CPUからROMへのアク セスの際、CPUからの偶数アドレス値に対応するnビ ットのROMデータと偶数アドレス値に連続する奇数ア ドレス値に対応するnビットのROMデータとからなる 2nビットのROMデータをROMから読み出し、RO Mデータ選択回路が、偶数アドレス値に対応するn ビッ トのROMデータを第1の入力とし、奇数アドレス値に 対応するnビットのROMデータを第2の入力とし、奇 数アドレス値に対応するnビットのROMデータを入力 とする保持手段からの出力を第3の入力とすることを特 徴とする。

【0024】本発明に係るOSD回路内蔵マイクロコン ピュータを用いた表示装置は、上記第1または第2のO SD回路内蔵マイクロコンピュータと、前記OSD回路 30 内蔵マイクロコンピュータからの表示信号により文字情 報を表示するディスプレイを有するディスプレイ装置と を備え、前記ディスプレイに文字を表示する際、前記O SD回路に前記ROMから文字のフォントデータと前記 RAMから文字の属性データとを読み出し、それを基に して表示信号を生成し、この表示信号を前記ディスプレ イ装置に送出することによって前記ディスプレイ上に文 字が表示されることを特徴とする。

【0025】この構成によれば、AV機器のグレードや その仕向け地、および、要求されるOSD機能など多様 な仕様に対して、全体空間(容量)は変えずに同一のR OMおよびRAMを用いて、CPUに必要なROMとR AM、およびOSD回路に必要なROMとRAMの空間 を任意に分割設定できるため、少ない品種展開で多様な 仕様の表示装置を提供することができる。

[0026]

【発明の実施の形態】以下本発明の実施の形態につい て、図面を参照しながら説明する。

【0027】 (実施の形態1) 図1は、本実施の形態1

ロック図である。図1において、1はCPU、2はRO M、3はRAM、4はOSD回路であり、それぞれのデ ータバス6及びアドレスバス7に接続されている。OS D回路4は制御部5を備えており、制御部5で生成され た表示信号は表示信号線8を介してディスプレイ装置に 送出される。9はCPU1がROM2又はRAM3を使 用しない場合にバスを開放した旨を知らせるパス開放信 号線、10はOSD回路4がCPU1に対してバスの開 放を要求するバス開放要求信号線である。

【0028】以上のように構成された実施の形態1の0 SD回路内蔵マイクロコンピュータについて、その一動 作例を以下に説明する。

【0029】まず、CPU1とOSD回路4がそれぞれ 使用するためのROM2及びRAM3の空間(容量)を CPUからの命令プログラムによって任意に分割設定す る。例えば、表示したい文字の種類が多い場合には、R OM2におけるOSD回路4用の空間を多く設定するこ とによって多くのフォントデータの格納が可能となり、 残りの空間がCPU1用の命令を格納するための領域と なる。逆に、表示したい文字の種類が少ない場合には、 ROM2におけるOSD回路4用の空間を少なくするこ とができるため、CPU1用の命令を格納するための空 間を多く取ることが可能となる。また、一画面に同時に 表示する文字数が多い場合には、RAM3におけるOS D回路4用の空間を多く設定することによって多くの表 示情報を格納することができ、残りの空間がCPU1の データを格納するための領域となる。逆に、同時表示す る文字数が少ない場合には、OSD回路4用の表示情報 を格納するための空間を少なくすることができるので、 CPU1が使用するための空間を多く取ることが可能と なる。

【0030】このようにROM2及びRAM3は、命令 プログラムによって、あらかじめCPU1が使用する空 間とOSD回路4が使用する空間が設定される。このR OM2においては、CPU1が使用する空間には命令が 格納され、OSD回路4が使用する空間にはフォントデ ータが格納される。また、RAM3においては、CPU 1が使用する空間には必要に応じてデータの格納やスタ ック領域等に使用され、OSD回路4が使用する空間に は表示する文字のキャラクタコードや属性データ等の表 示情報が格納される。

【0031】CPU1は、データバス6とアドレスバス 7を介してROM2に格納された命令を順次読み出し、 必要に応じてRAM3のデータを使用しながらプログラ ムされた命令を実行する。また、ディスプレイに文字を 表示する場合、CPU1の命令実行により、OSD回路 4の制御部5を制御し、OSD回路4を動作させる。 【0032】OSD回路4は、

(1) CPU1の命令実行により、表示させる文字のコ のOSD回路内蔵マイクロコンピュータの構成を示すブ 50 ードと、サイズや色等の属性データをRAM3の定めら れたアドレス位置に設定する。

- (2) CPU1が命令実行においてRAM3をアクセス しない場合には、データバス6及びアドレスバス7を開 放し、その旨をバス開放信号線9を介してOSD回路4 に知らせる。
- (3) CPU1がRAM3をアクセスしていないバス開放期間に、制御部5からアドレスバス7に表示位置に対応する文字コードと属性データが格納されているRAM3のアドレス値を出力する。
- (4) このアドレスパス7に出力されたRAM3のアド 10 レス値に基づいて、RAM3からデータが読み出され、データバス6を介して文字コードと属性データがOSD 回路4の制御部5に送出される。
- (5) CPU1が命令実行においてROM2をアクセス しない場合には、データバス6及びアドレスバス7を開 放し、その旨をバス開放信号線9を介してOSD回路4 に知らせる。
- (6) CPU1がROM2をアクセスしていないバス開放期間に、制御部5がRAM3から送出された文字コードを基に算出した文字のフォントデータが格納されてい 20 るROM2のアドレス値をアドレスバス7に出力する。
- (7) このアドレスバス7に出力されたROM2のアドレス値に基づいて、ROM2からフォントデータが読み出され、データバス6を介して制御部5へ送出される。
- (8) 制御部5では、RAM3から送出された属性データとROM2から送出されたフォントデータを基に表示信号を生成し、表示信号線8を介してディスプレイ装置へ送出する。

【0033】以上の一連の動作でディスプレイ上に文字が表示される。

【0034】また、ディスプレイ装置では、その走査に したがって決められた時間内に必要な表示信号を送出す る必要があるが、OSD回路4がこの時間内にRAM3 からの属性データとROMからのフォントデータを読み 出すことができなければ、正しい表示信号を生成するこ とができず、異なる文字コード、大きさ、色等の誤った 表示を行ってしまう等の表示動作の異常を起こしてしま う。このような異常を防止するために、OSD回路4が 文字表示するために必要な時間内にCPU1がバスを開 放しない場合には、OSD回路4はCPU1に対してバ ス開放要求信号線10を介してバスの開放を要求する。 CPU1は、このバス開放要求があれば一時的に命令実 行を停止してバスを開放し、バス開放信号線9を介して OSD回路4にバス開放信号を出力すると共にバスの使 用権をOSD回路4に引き渡す。OSD回路4では、C PU1からのバス開放信号を確認すると、必要に応じて ROM2又はRAM3のアクセスを行うことにより、表 示動作が異常になることを防ぐことができる。

【0035】 (実施の形態2) 図2は、本実施の形態2 のOSD回路内蔵マイクロコンピュータの構成を示すブ 14 pn - 1 1 1 0 2 3 3

14

ロック図である。図2において、1はCPU、2はROM、3はRAM、4はOSD回路であり、ROM2はデータバス12及びアドレスバス13とで、RAM3はデータバス14及びアドレスバス15とでそれぞれCPU1及びOSD回路4と接続されている。また、11はバススイッチで、データバス12と14との間、および、アドレスバス13と15との間に接続されている。上記以外の構成は図1に示す実施の形態1と同じである。

【0036】以上のように構成された実施の形態2のO SD回路内蔵マイクロコンピュータについて、その一動 作例を以下に説明する。

【0037】実施の形態1と同様にROM2及びRAM3は、命令プログラムによって、あらかじめCPU1が使用する空間とOSD回路4が使用する空間が設定され、ROM2のCPU1が使用する空間には命令が格納され、OSD回路4が使用する空間にはフォントデータが格納される。また、RAM3のCPU1が使用する空間には必要に応じてデータの格納やスタック領域等に使用され、OSD回路4が使用する空間には表示する文字のキャラクタコードや属性データ等の表示情報が格納される。

【0038】CPU1は、データバス12とアドレスバス13を介してROM2に格納された命令を順次読み出す。また必要に応じてデータバス14とアドレスバス15を介してRAM3のデータを使用しながらプログラムされた命令を実行する。また、文字表示する場合、CPU1の命令実行によりOSD回路4の制御部5を制御し、OSD回路4を動作させる。

【0039】OSD回路4は、

- 30 (1) CPU1の命令実行により、表示させる文字のコードと、サイズや色等の属性データをRAM3の定められたアドレス位置に設定する。
 - (2) CPU1が命令実行においてRAM3をアクセス しない場合には、データバス14及びアドレスバス15 を開放し、その旨をバス開放信号線9を介してOSD回 路4に知らせる。
 - (3) CPU1がRAM3をアクセスしていないバス開放期間に、制御部5からアドレスバス15に表示位置に対応する文字コードと属性データが格納されているRAM3のアドレス値を出力する。
 - (4) このアドレスバス15に出力されたRAM3のアドレス値に基づいて、RAM3からデータが読み出され、データバス14を介して文字コードと属性データがOSD回路4の制御部5に送出される。
 - (5) CPU1が命令実行においてROM2をアクセス しない場合は、データバス12及びアドレスバス13を 開放し、その旨をバス開放信号線9を介してOSD回路 4に知らせる。
- (6) CPU1がROM2をアクセスしていないバス開 50 放期間に、制御部5がRAM3から送出された文字コー

線である。

ドを基に算出した文字のフォントデータが格納されているROM2のアドレス値をアドレスバス13に出力する。

- (7) このアドレスバス13に出力されたROM2のアドレス値に基づいて、ROM2からフォントデータが読み出され、データバス12を介して制御部5へ送出される。
- (8)制御部5では、RAM3から送出された属性データとROM2から送出されたフォントデータを基に表示信号を生成し、表示信号線8を介してディスプレイ装置 10 へ送出する。

【0040】また、OSD回路4が文字表示するために 必要な時間内に、CPU1がデータバス12とアドレス バス13、又は、データバス14とアドレスバス15を 開放しない場合には、OSD回路4はCPU1に対しバ ス開放要求信号線10を介して使用したいバス側(12 と13、又は、14と15)を開放するように要求す る。CPU1は、OSD回路4からバス開放要求がある と開放要求のあったバス側の使用を停止し、バス開放信 号をバス開放信号線9を介してOSD回路4に出力する と共に、バスの使用権をOSD回路4に引き渡す。これ によって、OSD回路4は、文字表示するために必要な 時間内にROM2又はRAM3のアクセスを行うことが 可能となるため、表示動作が異常になることを防ぐこと ができる。なお、上述の説明では、OSD回路4からC PU1にバス開放要求があった場合、要求されたバス側 だけを開放したが、両方のバスを開放しても良い。

【0041】以上の如く実施の形態2では、ROM2とRAM3が独立した別のバス(12と13又は14と15)を介して接続されている為、CPU1とOSD回路 304とが同時に異なるバスを介してROM2またはRAM3を使用することが可能である。

【0042】たとえば、

- (1) CPU1がROM2とRAM3を使用
- (2) C P U 1 が R O M 2 を、O S D 回路 4 が R A M 3 た毎日
- (3) OSD回路4がROM2を、CPU1がRAM3 を使用
- (4) OSD回路4がROM2とRAM3を使用の組み合わせを取ることが可能となる。すなわち、CPU1がROM2又はRAM3の一方のバスしか使用していない場合、使用していない他方のバス側を開放することによって、CPU1を停止することなくOSD回路4がROM2又はRAM3をアクセスすることが可能となる。従って、OSD回路4によって文字表示する際、CPU1へのバス開放要求を必要最小限に低減することができるため、CPU1の命令実行に対する影響を低減することができる。

【0043】 (実施の形態3) 図3は、本実施の形態3 OM出力データ信号のOSD回路内蔵マイクロコンピュータのROM側のア 50 で一時保持される。

クセス部のブロック図である。図3において、1はCPU、2はROM、4はOSD回路、5は制御部、16はROMアクセス制御部である。また、8は表示信号線、17は2nビット幅のROM出力データ信号線、18はROM2へ入力されるROMアドレス信号線、19はnビット幅のデータバス、20はアドレスバス、21はOSD回路4より出力されるアドレス信号線、22はRO

Mアドレス分岐信号線、23はROMアクセス要求信号

16

【0044】上記ROMアクセス制御部16の一実施の形態のブロック図を図4に示す。図4において、16aはROMデータ選択回路、16bはROMアドレス選択回路、16cはラッチ回路、16dはROMデータ選択回路16aの選択制御回路、16eはROMアドレス選択回路16bの選択制御回路である。

【0045】CPU1の命令フェッチはnビットで行われるが、本実施の形態ではROM2のアクセスはCPU1の命令フェッチ幅の2倍の2nビットで行う構成を取っている。従って、データバス19のバス幅はnビットであるが、ROM出力データ信号線17のビット幅は2nビットである。

【0046】以上のように構成された実施の形態3のOSD回路内蔵マイクロコンピュータについて、その一動作例を以下に説明する。

【0047】CPU1は、通常偶数アドレスの命令のフェッチを行う時に、同時にROM2に対して次の奇数アドレスの命令の読み出しを行い、読み出した奇数アドレスのデータは一時ROMアクセス制御部16に保持し、次にCPU1が奇数アドレスの命令のフェッチを行う時に保持した命令をCPU1に供給することによって、ROM2へのアクセスは行わないようにする。但し、命令の分岐等が発生しアドレスの連続性が崩れた場合には奇数アドレスであったとしてもROM2のアクセスを行う。

【0048】従って、ROM2のアクセスには以下のような場合がある。

(1) CPU1が偶数アドレスをアクセスする場合この場合、図4のROMアドレス選択回路16bは、アドレスバス20側を選択し、CPU1から出力されたアドレス値がそのままROMアドレス信号線18を介してROM2に入力される。ROM2から読み出された2nビットの命令コードは、ROM出力データ信号線17を介してROMアクセス制御部16に転送される。ROMアクセス制御部16では、図4のROMデータ選択回路16aにおいてROM出力データ信号線の下位nビット線17aが選択され、そのままROM2から読み出された命令コードをCPU1へ転送する。また同時に、ROM2から読み出された命令コードの上位nビットは、ROM出力データ信号線17bを介してラッチ回路16cで一時保持される。

20

(2) CPU1が直前にアクセスした偶数アドレスに連 続する奇数アドレスをアクセスする場合

この場合には、OSD回路4からROMアクセス制御部 16にROMアクセス要求信号線23を介してROMア クセス要求信号が出力されると、図4のROMアドレス 選択回路16bは、OSD回路4からのアドレス信号線 21側を選択し、ROMアドレス信号線18を介してR OM2にフォントデータが格納されるアドレス値が入力 される。このアドレス値に基づいて、ROM2からフォ ントデータが読み出され、ROM出力データ信号線17 を介してOSD回路4の制御部5に転送される。一方R OMデータ選択回路16aは、ROM出力データの上位 nビットを一時保持したラッチ回路16cに接続された 出力信号線17cを選択し、ラッチ回路16cに保持さ れた命令コードをCPU1へ転送する。

【0049】なお、OSD回路4からROMアクセス要 求信号が出力されていない場合は、ROM2へのアクセ スが不要な場合であるため、ROMアドレス選択回路1 6 bはアドレスバス20またはアドレス信号線21のど ちら側を選択していてもかまわない。

(3) CPU1が直前にアクセスした偶数アドレスに連 続しない奇数アドレスをアクセスする場合

この場合は、命令の分岐や割り込み等によりROMアド レスの連続性が崩れた場合に相当し、図4のROMアド レス選択回路16bはアドレスバス20側を選択し、C PU1から出力されたアドレス値がそのままROMアド レス信号線18を介してROM2に入力される。ROM 2から読み出された2nビットの命令コードは、ROM 出力データ信号線17を介してROMアクセス制御部1 6に転送される。ROMアクセス制御部16では、図4 のROMデータ選択回路16aにおいてROM出力デー タ信号線の上位 n ビット線17 b が選択され、そのまま ROM2から読み出された命令コードをCPU1へ転送 する。

【0050】以上3つの場合において、ROMデータ選 択回路16a及びROMアドレス選択回路16bの選択 信号線25a及び25bを生成する回路が、ROMデー 夕選択制御回路16d及びROMアドレス選択制御回路 16 e である。

【0051】ROMデータ選択制御回路16dは、CP U1から出力されるROMアドレス分岐信号線22とア ドレスバス20の最下位ビット線(L S B)20aによ り制御される。このROMアドレス分岐信号線22は、 命令の分岐や割り込み等によりROMアドレスの連続性 が崩れる場合に出力される。

- 【0052】通常、アドレスバスの最下位ピット線20 a が偶数アドレス(一般的には"O")を示す場合は、 ROM出力データ信号線の下位 n ビット線 1 7 a が選択 される。また、ROMアドレス分岐信号線22が出力さ

レス(一般的には"1")を示す場合は、ラッチ回路1 6 cに接続されている出力信号線17 cを選択する。R OMアドレス分岐信号線22が出力された場合は、アド レスバスの最下位ビット線20aが奇数アドレスを示す 場合であってもROM出力データ信号線の上位 n ビット 線17bが選択される。

【0053】また、ROMデータ選択回路16aがラッ チ回路16cからの出力信号線17cを選択している場 合は、ROMデータ選択制御回路16dよりOSD回路 4がROMアクセス可能であることを示す信号をOSD アクセス許可信号線24に出力する。

【0054】ROMアドレス選択制御回路16eは、O SD回路4から出力されるROMアクセス要求信号線2 3とROMデータ選択制御回路16dから出力されるO SDアクセス許可信号線24により制御される。通常R OMアドレス選択回路16bは、アドレスバス20側を 選択している。OSDアクセス許可信号線24とROM アクセス要求信号線23が出力された場合に、ROMア ドレス選択回路16bはOSD回路4から出力されるア ドレス信号線21側を選択する。

【0055】なお、上記実施の形態3では、ROM出力 信号線の下位nビットに偶数アドレスのデータが、上位 n ビットに奇数アドレスのデータが出力される場合につ いて説明したが、上位nビットに偶数アドレスのデータ が、下位nビットに奇数アドレスのデータが出力される 場合についても同様であることは言うまでもない。

【0056】一般的にプログラムでは命令をフェッチす るためのアドレス値は、特殊な場合を除いて連続性が保 たれる。従って通常はCPUとOSD回路が交互にRO Mをアクセスする事になる。このROMアクセスのタイ ミング図を図6および図7に示す。簡単化のためにCP Uがフェッチする命令のビット幅を8ビットとする。

【0057】図7は、従来のマイクロコンピュータのR OMアクセスのタイミング図であり、アドレスの連続性 が保たれている場合を示す。アドレスは順次2n番地、 2 n + 1 番地、2 n + 2 番地、・・・と偶数番地と奇数 番地が交互にアクセスされ、ROMからは8ビットの命 令コードが読み出される。従って、この場合はOSD回 路がROMをアクセスする余裕が無いことが分かる。

【0058】図6(a)~(c)は、本発明におけるR OMアクセスのタイミング図である。

【0059】まず図6 (a) は、アドレスの連続性が保 たれている場合を示す。従来のマイクロコンピュータと は異なり、CPUの命令フェッチビット幅の2倍である 16ピットでROMアクセスが行われる。CPUが偶数 アドレスをアクセスする時(2 n番地、2 n + 2番地、 ・・・)に、次の奇数アドレス(2n+1番地、2n+ 3番地、・・・) の命令も同時に読み出し、CPUが本 来奇数番地をアクセスするタイミングでOSD回路がR れず、アドレスバスの最下位ビット線20aが奇数アド 50 OMのアクセスを行っている(2k番地、2k+2番

地、・・・)。この場合は、CPUとOSD回路が交互にROMアクセスを行っているが、CPU側から見れば、同一期間内に読み出される命令のビット数は従来のマイクロコンピュータと同一になり、CPUの動作に影響が無いことが分かる。

【0060】図6(b)は、命令の分岐等によりアドレスの連続性が崩れた第1の場合のタイミング図であり、CPUからのアドレスが2n+2番地から奇数番地である2m+1番地に移った場合である。CPUが2n番地、2n+2番地と連続性を保っている間は図6(a)と同様に交互にOSD回路のアクセスが行われるが、2n+2番地から2m+1番地に分岐した時には奇数番地ではあるがCPU側のROMアクセスが優先され、2m+1番地の命令がCPUへ転送される。次のタイミングは偶数番地の2m+2番地でありCPU側の命令が16ビット同時に読み出され、以降アドレスの連続性が保たれる期間は図6(a)のタイミングでCPUとOSD回路が交互にROMアクセスを行う。

【0061】図6(c)は命令の分岐等によりアドレスの連続性が崩れた第2の場合のタイミング図であり、C 20 PUからのアドレスが2n+2番地から偶数番地である2m+2番地に移った場合である。CPUが2n番地、2n+2番地と連続性を保っている間は図6(a)と同様に交互にOSD回路のアクセスが行われるが、2n+2番地から2m+2番地に分岐した時には、分岐先が偶数番地である為、連続してCPU側がROMアクセスを行う。この場合次の奇数アドレス(2m+3番地)の命令を同時に読み出している為、以降アドレスの連続性が保たれる期間は図6(a)のタイミングでCPUとOSD回路が交互にROMアクセスを行う。 30

【0062】従って本発明によると、マイクロコンピュータの特性により特殊な場合を除いて命令フェッチのアドレスの連続性が保たれるため、CPUとOSD回路が交互にROMアクセスを行う事ができるようになり、CPUの動作に影響を与えることなく同一のROMをCPUとOSD回路で使用する事が可能となる。

【0063】すなわちCPUとOSD回路が同一のRAM及びROMを使用できるようになる為、それぞれが使用するROM及びRAMの容量分割の自由度が高まり、例えば表示するために必要な文字の種類が多い仕向け地 40の機器にはフォントデータを格納する為の領域を大きく取る事ができたり、逆にフォントデータが少なくても良い様な仕向け地の機器には逆にプログラム領域を大きく取ることで新たな仕様が実現できる様になるなど、有限な資源であるROMやRAMを無駄なく使用することが可能になる。

[0064]

【発明の効果】以上のように本発明によれば、CPUとOSD回路が同一のROMおよびRAMを排他的に使用

し、且つROMおよびRAMにおけるCPUとOSD回路がそれぞれ使用する空間を任意に分割設定することができるため、チップ面積の縮小化が図れ、かつ少ない品種展開で容易に多様な仕様に応じた最適設計のOSD回路内蔵マイクロコンピュータを提供することができる。

20

【図面の簡単な説明】

【図1】本発明の実施の形態1に係るOSD回路内蔵マイクロコンピュータの構成を示すブロック図

【図2】本発明の実施の形態2に係るOSD回路内蔵マイクロコンピュータの構成を示すブロック図

【図3】本発明の実施の形態3に係るOSD回路内蔵マイクロコンピュータの構成を示すブロック図


【図4】本発明の実施の形態3に係る図3のROMアクセス制御部の構成を示すプロック図

【図5】従来のOSD回路内蔵マイクロコンピュータの 構成を示すプロック図

【図6】本発明に係るOSD回路内蔵マイクロコンピュータのROMアクセスを示すタイミング図


【図7】従来のOSD回路内蔵マイクロコンピュータの ROMアクセスを示すタイミング図 【符号の説明】

- 1 CPU
- 2 ROM
- 3 RAM
- 4 OSD回路
- 5 OSD回路の制御部
- 6, 12, 14, 19 データバス 7, 13, 15, 20 アドレスバス
- 8 表示信号線
- 30 9 バス開放信号線
 - 10 バス開放要求信号線
 - 11 パススイッチ
 - 16 ROMアクセス制御部
 - 16a ROMデータ選択回路
 - 16b ROMアドレス選択回路
 - 16c ラッチ回路
 - 16d ROMデータ選択制御回路
 - 16e ROMアドレス選択制御回路
 - 17 ROM出力データ信号線
 - 0 17a ROM出力データ信号線(下位nビット)
 - 17b ROM出力データ信号線(上位nビット)
 - 17c ラッチ回路の出力信号線
 - 18 ROMアドレス信号線
 - 21 アドレス信号線
 - 22 ROMアドレス分岐信号線
 - 23 ROMアクセス要求信号線
 - 24 OSDアクセス許可信号線
 - 25a, 25b 選択信号線



7-7 -8 -8 -8 -8 -8 -8

【図6】



THIS PAGE BLANK (USPTO)

.

- -